晶体管密度指单位面积芯片上集成的晶体管数量，通常以每平方毫米百万晶体管（MTr/mm²）为单位衡量 。2026年5月25日，华为公司在国际电路与系统研讨会上提出“韬(τ)定律”，主张以“时间缩微”替代“几何缩微”，通过逻辑折叠等技术在相同制程下提升晶体管密度。华为预计，到2031年，基于该定律的高端芯片晶体管密度将达到400+ MTr/mm²，相当于1.4纳米制程的同等水平 。2026年6月，IBM宣布推出全球首个亚1纳米（0.7纳米）芯片，其关键技术是“Nanostack（纳米堆叠）”三维架构，能在指甲盖大小的面积上集成近1000亿个晶体管 。
半导体行业长期遵循摩尔定律，追求晶体管密度提升，晶体管结构从平面晶体管演进至FinFET、GAA等立体设计以提升密度 。先进制程下晶体管密度提升速度放缓 。未来晶体管密度的提升将呈现多技术路径融合的特点，包括底层器件创新、电路层面创新（如逻辑折叠）和系统层面创新（如3D集成、先进封装）。英特尔计划到2030年在单个封装内集成一万亿个晶体管 。
想要了解更多“晶体管密度”的信息，请点击：晶体管密度百科
